Logic Synthesis and Verification Algorithms (Bog, Paperback / softback, Engelsk) af Gary D. Hachtel
  1. Forside
  2. Bøger
  3. Engelske bøger
  4. Elektronik: kredse og komponenter
  5. Matematik til informatikfag
  6. Diskret matematik
  7. Elektroteknik
  8. Computer-aided design (CAD)
  9. Logic Synthesis and Verification Algorithms

Logic Synthesis and Verification Algorithms

(Bog, Paperback / softback, Engelsk)
Forfattere: Gary D. Hachtel, Fabio Somenzi
Forlag: Springer-Verlag New York Inc.

Bemærk: Kan ikke leveres før jul.

Når du handler på WilliamDam.dk, betaler du den pris du ser.

  • Ingen gebyrer
  • Ingen abonnementer
  • Ingen bindingsperioder

Relaterede kategorier

Beskrivelse

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

Læsernes anmeldelser (0)

Alle detaljer

Forlag Springer-Verlag New York Inc.
Forfattere Gary D. Hachtel, Fabio Somenzi
Type Bog
Format Paperback / softback
Sprog Engelsk
Udgave Softcover reprint of the original 1st ed. 1996
Udgivelsesdato 18-03-2013
Første udgivelsesår 2013
Illustrationer XXXII, 564 p.
Originalsprog United States
Sideantal 564
Indbinding Paperback / softback
Forlag Springer-Verlag New York Inc.
Sideoplysninger 564 pages, XXXII, 564 p.
Mål 254 x 178
ISBN-13 / EAN-13 9781475770360