Verification by Error Modeling: Using Testing Techniques in Hardware Verification (Bog, Paperback / softback, Engelsk)
  1. Forside
  2. Bøger
  3. Engelske bøger
  4. Robotteknik
  5. Elektronik: kredse og komponenter
  6. Elektroteknik
  7. Computer-aided design (CAD)
  8. Kunstig intelligens
  9. Verification by Error Modeling: Using Testing Techniques in...

Verification by Error Modeling: Using Testing Techniques in Hardware Verification

(Bog, Paperback / softback, Engelsk)
Forfattere: Katarzyna Radecka, Zeljko Zilic
Forlag: Springer-Verlag New York Inc.

Bemærk: Kan ikke leveres før jul.

Når du handler på WilliamDam.dk, betaler du den pris du ser.

  • Ingen gebyrer
  • Ingen abonnementer
  • Ingen bindingsperioder

Relaterede kategorier

Computer-aided design (CAD) Elektronik: kredse og komponenter Elektroteknik Kunstig intelligens Robotteknik
  = Emner / kategorier
  = Sektioner / guides
  = Specialsider
  = Kampagner

Beskrivelse

Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.

Læsernes anmeldelser (0)

Alle detaljer

Forlag Springer-Verlag New York Inc.
Forfattere Katarzyna Radecka, Zeljko Zilic
Type Bog
Format Paperback / softback
Sprog Engelsk
Udgave Softcover reprint of the original 1st ed. 2003
Udgivelsesdato 07-12-2010
Første udgivelsesår 2010
Serie Frontiers in Electronic Testing
Illustrationer XV, 216 p.
Originalsprog United States
Sideantal 216
Indbinding Paperback / softback
Forlag Springer-Verlag New York Inc.
Sideoplysninger 216 pages, XV, 216 p.
Mål 235 x 155
ISBN-13 / EAN-13 9781441954022