1. Forside
  2. Bøger
  3. Engelske bøger
  4. Elektronik: kredse og komponenter
  5. Dataarkitektur og logisk design
  6. Computere og hardware
  7. ASIC Design and Synthesis: RTL Design Using Verilog

ASIC Design and Synthesis: RTL Design Using Verilog

(Bog, Paperback / softback, Engelsk)
Forfatter: Vaibbhav Taraate
Forlag: Springer Verlag, Singapore

Når du handler på WilliamDam.dk, betaler du den pris du ser.

  • Ingen gebyrer
  • Ingen abonnementer
  • Ingen bindingsperioder

Relaterede kategorier

Computere og hardware Dataarkitektur og logisk design Elektronik: kredse og komponenter
  = Emner / kategorier
  = Sektioner / guides
  = Specialsider
  = Kampagner

Beskrivelse

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

Læsernes anmeldelser (0)

Alle detaljer

Forlag Springer Verlag, Singapore
Forfatter Vaibbhav Taraate
Type Bog
Format Paperback / softback
Sprog Engelsk
Udgave 2021 ed.
Udgivelsesdato 08-01-2022
Første udgivelsesår 2022
Illustrationer 184 Illustrations, color; 127 Illustrations, black and white
Originalsprog Singapore
Sideantal 330
Indbinding Paperback / softback
Forlag Springer Verlag, Singapore
Sideoplysninger 330 pages, 184 Illustrations, color; 127 Illustrations, black and white
Mål 235 x 155
ISBN-13 / EAN-13 9789813346444